相乘的“快乐”。
    不仅如此，摸索的范围也更大，底电池一般要从50纳米做到300纳米，顶电池要从50纳米做到200纳米。
    以底电池膜厚50-300纳米，顶电池膜厚50-200纳米为例。
    就算是以非常低的精度，比如50纳米为间隔进行摸索，也需要做6*4=24组器件。
    这么低的精度，在冲刺高效率的时候，显然是行不通的。
    因为有时候膜厚差10纳米，效率可能就会偏差0.3%、0.5%。
    那么选择高精度，比如10纳米为间隔进行摸索，就需要做26*16=416组器件。
    现实中，要是做416种条件得累死，一个月都不一定能做出来。
    折中的选择，以20纳米为间隔的话，也需要11*9=99组器件，保守估计也得爆肝一周才能完成。
    这或许是叠层器件做的人比较少的原因，不仅加工工艺的门槛比较高，还费事。
    而把这些优化放在模拟实验系统中进行，就相对简单一些，可能两三天就能完成现实中一个月的工作量。
    但同样，对叠层器件进行性能摸索的时间消耗，也是远超之前单结器件的。
    这便是许
 <本章未完请点击"下一页"继续观看!>